教案07-计算机硬件技术基础
计算机硬件技术基础第 次课
在8位CPU组成的微机系统中，CPU可访问的地址为64KB，地址范围为0000H～FFFFH存储器容量的扩充
存储器的总容量通常比单个芯片容量大得多，所以要用多个芯片进行组合，即在字向和位向两个方向进行扩充才能满足存储器的容量要求。
位扩展
位扩展是指存储器芯片的位数不能满足读写的基本要求，需进行位的扩充。位扩展时将多个存储芯片的地址、片选、读/写端相应并联，数据端单独引出，各自连接到不同的数据总线上。
如图所示，由8片容量为1K×1位的芯片扩充为1K字节的存储器，每个芯片有10根地址线引脚。系统地址总线低10位的每一根接至8个芯片的同一个地址引脚；每个芯片有1根数据线，每根系统数据线与一个芯片的数据线单独连接；8个芯片公用一个片选与读写控制线(图中未画出)。
存储器位扩展字扩展
存储器芯片的地址空间不能满足存储器子系统需要时，要进行字扩展。扩展时仅在字向扩充，而位数不变，因此将芯片的地址线、数据线、读/写控制线并联，由不同的片选信号来区分各个芯片所占据的不同地址范围。如图所示，用16K×8位芯片组成64K字节存储器。此时需要4个芯片，数据总线D7～D0与各片的数据引脚相连，地址总线的低位地址A13～A0与芯片的14位地址引脚相连，高位地址A15、A14经过译码器产生的选择信号和各芯片的片选端相连。
存储器字扩展
字位扩展
有时，存储器需要字向和位向同时扩充。一个存储器子系统的容量为M ×N b，若使用L × Kb存储器芯片，那么，这个存储器子系统系统共需要个存储芯片。例如：用2K×4位的存储器芯片组成8K×8位的RAM存储器。就单个芯片来说，无论是位方向，还是字方向都不满足要求，都要进行扩展。根据给定规格，总共需要片芯片，这8片芯片为满足字长要求，应将两片并联起来同时工作，每片有4位数据位，两片正好拼成8位数据宽度，以满足字长要求，所以，每两片一组，8片共分4组，这4组用高2位地址(A12，A11)经译码产生片选(本例中也是组选)信号，以选择4组中的某一组，用地址线的低11位(A10～A0)直接连到每个芯片的地址引脚，实现片内选择。存储器片选信号的产生方法
一个存储体通常由多个存储器芯片组成。CPU要实现对存储单元的访问，首先要选择存储器芯片，然后再从选中的芯片中依照地址码选择相应的存储单元读写数据。通常，芯片内部存储单元的地址由CPU输出的n(n由片内存储容量2n决定)条低位地址线完成选择，称为字选；而芯片选择信号则是通过CPU的高位地址线得到，称为片选。由此可见，存储单元的地址由片内地址信号线和片选信号线的状态共同决定。下面介绍三种片选信号的产生方法。
线选法
线选法即线性选择法，是指直接用地址总线的高位地址中的某一位直接作为存储器芯片的片选信号()，用地址线的低位实现对芯片的片内选择(寻址)。
线选法的优点是电路简单，选择芯片不需外加逻辑电路。但线选法不能充分利用系统的存储器空间，每个芯片所占的地址空间把整个地址空间分成了相互隔离的区段，即地址空间不连续，这给编程带来一定困难。同时，每个存储单元具有多个地址，造成地址重叠现象。所以，线选法只适用于容量较少的简单微机系统或不需要扩充内存空间的系统。
全译码法
全译码法是指将系统地址总线中除片内地址以外的全部高位地址接到地址译码器的输入端参加译码，把译码器的输出信号作为各芯片的片选信号，将它们分别接到存储器芯片的片选端，以实现片选。
全译码法的优点是可以使每片(或组)芯片的地址范围不仅是唯一确定的，而且也是连续的，不会产生地址重叠现象，但对译码电路要求较高。通常当存储器芯片较多时，采用这种方法。
部分译码法
部分译码法是将高位地址线中某几位(而不是全部高位)地址经过译码器译码，作为片选信号，仍用地址线低位部分直接连到存储器芯片的地址输入端实现片内寻址。该方法实际是线选法和全译码法的混合方式。显然，部分译码也存在地址重叠问题。
存储器接口的设计，实际上就是要解决存储器同CPU三大总线的正确连接与时序匹配问题。
与地址总线的连接
存储器与地址总线的连接和转换，本质上就是在地址分配的基础上实现地址译码，以保证CPU能对存储器中的所有单元正确寻址。它又包括两方面：一是高位地址线译码，用以选择存储芯片(片选)；二是低位地址线连接，用以通过片内地址译码器选择存储单元(字选)。地址总线高位、低位的划分，因芯片的容量不同而异，如2K×n位芯片的低位地址总线为A10～A0，共11位，1M × n位芯片的低位地址总线则为A19～A0共20位等等，其余部分均为高位地址总线。
与控制总线的连接
对于存储器来说，与控制总线有关的外部接口信号线。除了上述的片选控制线外，主要还有两类：一是读写控制线，用于决定操作类型；一是行选通、列选通信号线(仅对DRAM
