这个实验的本意是用一位全加器和逻辑门搭建电路。用全加器和异或门也可以完成。这里涉及两个“异或”的知识点:
1.位变量a和0异或,结果为a;和1异或,结果为~a(取反)
2.溢出标志可以用最高位(符号位)进位和次高位进位异或得到。即这两个进位相同则不溢出,否则溢出。
步骤1
步骤2:可以通过复制拖拽得到如下图
步骤3,连线如图
步骤4,保存并复制保存代码
步骤5将复制的代码粘贴到Educoder实验的代码框。
时间:2021-11-05 11:18:01
这个实验的本意是用一位全加器和逻辑门搭建电路。用全加器和异或门也可以完成。这里涉及两个“异或”的知识点:
1.位变量a和0异或,结果为a;和1异或,结果为~a(取反)
2.溢出标志可以用最高位(符号位)进位和次高位进位异或得到。即这两个进位相同则不溢出,否则溢出。
步骤1
步骤2:可以通过复制拖拽得到如下图
步骤3,连线如图
步骤4,保存并复制保存代码
步骤5将复制的代码粘贴到Educoder实验的代码框。
Quartus计算机组成与设计实验原理图整理(五)——四位补码运算器
2020-12-18
alu电路 计算机组成原理实验 计算机组成原理-实验三-多功能ALU设计实验
2019-01-13