什么是 JK 触发器？

先看结论，下图是正脉冲JK触发器：

如果你看了我的上个学习笔记，将会发现上图和边沿触发D触发器相似，但是，还是有本质上的区别的，他们的区别才是重点。我们先把边沿触发D触发器里的两个电平触发D触发器换成电平触发SR触发器，那么他就是脉冲触发的SR触发器，如下图： 等等，我们回顾下，之前接触到了两种触发方式，一种是电平触发（CLK为高电平则输出跟随输入变化），一种是边沿触发（CLK的上升沿到来则输出被输入改变一次），那么现在有了第三种触发方式：脉冲触发。什么是脉冲触发呢？回到上面的图中，两个SR触发器首尾相连，CLK在从触发器为负逻辑，当CLK为0时，输出不变，CLK变为1后，Q1将按照S与R的输入被置成相应的状态，而Q2始终不变。在CLK变为0时（下降沿到来），从触发器的输出Q2则迅速与Q1保持一致。听起来和边沿触发很相似是吗，但是两者的差别却是需要我们留意的：我们之前提到的是边沿触发的D触发器（它是两个电平触发D触发器串联而成的），D触发器与SR触发器还是有本质区别的，在CLK有效期间，电平触发D触发器的输出与输入随时保持一致，而SR触发器的输出并不会与输入随时保持一致（如S=0且R=0时，Q将保持之前的状态不变），所以当CLK下降沿到来时，我们需要分析CLK高电平期间SR的所有状态变化情况，而不只是下降沿瞬间的状态。 那么既然出现了SR触发器，就像之前文章所写的“跷跷板”一样，当你把跷跷板的两端同时压下后，若同时松开，那么最终的状态将是不确定的，这种不确定的情况在电子系统里是危险的。好在聪明绝顶的前辈提出了这样的解决方案：在脉冲触发SR触发器的基础上，将Q和Q’引回输入端，Q’引到S那侧，Q引到R那侧（交叉引回），为了区分，把S改名J，R改名K，就得到下图的JK触发器了。 它如何抑制不确定情况的出现呢？CLK=1的情况下，当J与K均为1时，G1和G2的输出由Q’与Q来决定（消除不确定因素），由于Q与Q’是交叉引回的，那么初级触发器的输出将与次级输出相反，从而实现当JK均为1时，一个完整的CLK脉冲过去后，输出将会取反。当J = 1,K = 0时，若Q = 1，Q’ = 0，则G1与G2均输出1，前级触发器（FF1）保持不变，那么脉冲过去后整体将保持不变。若Q = 0, Q’ = 1，则前级触发器的Q被置1，在完整的CLK脉冲过去后，后级也被置1，即Q = 1，Q’ = 0，你看，多么巧妙，两种情况下殊途同归，所以我们可以理解为J = 1，K = 0时，脉冲过去后Q被置1，Q’理所当然的是Q的反相，即0.当J = 0, K = 1时，也分两种情况，采用与上述相同的分析逻辑会发现，CLK脉冲过后Q被置0.当J = K = 0时，由于G1、G2被封锁，所以CLK脉冲过后输出将不会变化。That’s all!