随堂测试1
单项选择题
第1题
主频为10MHZ，则时钟周期为_______。 。
10ns
100ns （答案）
1000ns
第2题
冯•诺伊曼机工作方式的基本特点是()。
D. 存储器按内容选择地址
C. 堆栈操作
B. 按地址访问并顺序执行指令 （答案）
A. 多指令流单数据流
第3题
主机中能对指令进行译码的部件是（）。
B. ALU
A. 运算器
C. 存储器
D. 控制器 （答案）
第4题
下列逻辑部件中，不包括在运算器内的是（）。
D. 指令寄存器 （答案）
B. 运算状态寄存器
A. 累加器
C. ALU
第5题
计算机系统中广泛采用总线将五大部件联系起来，使用总线结构可以（）。
B. 减少信息传输线的条数
D. 增加CPU的工作量
C. 提高信息传输的速度 （答案）
A. 减少信息传输量
第6题
若某段程序共花费了60个时钟周期，该段程序共有50条指令，则CPI=?
3000
1.2 （答案）
0.83
第7题
运算器的功能是什么？
算术运算和逻辑运算 （答案）
算术运算
逻辑运算
判断题
第1题
20世纪50~60年代，计算机的存储器就是半导体存储器。
学生答案：
F
标准答案：
F
第2题
从第一台计算机开始，使用的器件就是集成电路。
学生答案：
F
标准答案：
F
第3题
在微型计算机中，总线宽度指的是CPU与存储器之间传送数据信息的二进制位数。
学生答案：
F
标准答案：
T
随堂测试2
单项选择题
第1题
在IEEE754中，32位浮点数的符号位、阶码位和尾数位各占多少位？
1、8、23 （答案）
'1、7、24
第2题
把 -0000100转换成移码（非IEEE754标准）。
01111100 （答案）
10000100
第3题
字长为8位，定点纯小数表示的数的范围是多少？
-0.1111111–+0.1111111 （答案）
-0.0000001–0.1111111
第4题
-1011001的原码是多少？
01011001
11011001 （答案）
第5题
-66的补码是多少？
10111110 （答案）
11000010
第6题
补码10010010的真值是多少？
-1101101
-1101110 （答案）
第7题
在IEEE754中，阶码采用的是哪一种机器码？
反码
原码
移码 （答案）
补码
第8题
-48的反码是多少？
11001111 （答案）
10001111
第9题
把19.5转换为IEEE755标准单精度的浮点数（十六进制数表示）。
419C000H （答案）
41CE0000H
第10题
字长为8位，定点纯整数（原码）表示的数的范围是多少？
-126–+127
-128–+127
-126–+128
-127–+127 （答案）
第11题
字长为16位，定点（原码）纯整数表示的数的范围是多少？
-32767–+32767 （答案）
-32768–32767
第12题
真值 +01001000 的移码（不是IEEE754标准）是多少？
11001000 （答案）
001001000
第13题
+36的补码是多少？
11011100
00100100 （答案）
第14题
把-19.5转换为IEEE754标准单精度的浮点数（十六进制数表示）。
C19E0000H
C19C0000H （答案）
随堂测试3
单项选择题
第1题
n位行波进位加法器的进位是并行还是串行？
并行
串行 （答案）
第2题
n位行波进位加法器的功能是什么？
能进行补码加、减法运算 （答案）
只能做补码加法
只能做补码减法
第3题
n位行波进位加法器的特点是什么？
进位和运算都是串行的
进位是并行，加法运算都是串行的
加法运算并行但进位是串行的 （答案）
进位和运算都是并行的
第4题
x=+1010 y=+0011 补码计算x+y=?
1100
1101 （答案）
1110
溢出
第5题
x=-1010 y=+0111 ,补码计算x-y=?
0001
-0010
-0011
溢出 （答案）
第6题
检测运算结果是否溢出时，用什么门电路
非门
异或门 （答案）
与门
或门
第7题
x=+1011 y=+0101 用变形补码计算x+y=?
10000
0001
10001
溢出 （答案）
第8题
x=-1100 y=+0010 用变形补码计算x-y=?
-1000
-1110 （答案）
溢出
-1010
随堂测试4
判断题
第1题
在原码乘法器中， 参加运算的数是正数也需要进行算前求补，即取反末位加1。
学生答案：
F
标准答案：
F
第2题
算前求补和算后求补的方法是不一样的，即取反末位加1。。
学生答案：
F
标准答案：
F
第3题
nn位的阵列乘法器需要n(n-1)个与门产生全部被加数。
学生答案：
T
标准答案：
F
第4题
nn位的阵列乘法器需要n(n-1)个全加器。
学生答案：
T
标准答案：
T
第5题
在原码乘法器中，运算结果都需要进行算后求补，即取反末位加1。
学生答案：
F
标准答案：
F
第6题
每个可控加法/减法单元延迟的时间为3T。
学生答案：
T
标准答案：
T
第7题
一个2n位除以n位的不恢复余数阵列除法器，需要（n+1）的2次方个可控加法/减法单元。
学生答案：
T
标准答案：
T
第8题
在原码乘法器中，所有的被加数是同时产生的。
学生答案：
F
标准答案：
T
随堂测试5
单项选择题
第1题
组成一个32位的ALU需要几片74181ALU？几片74182CLA？
8片，2片 （答案）
4片，2片
16片，4片
判断题
第1题
多总线结构的运算器比单总线结构的运算器并行性强，所以速度更快。
学生答案：
T
标准答案：
T
第2题
74182CLA也能完成算术和逻辑运算。
学生答案：
F
标准答案：
F
第3题
74181ALU之所以能够完成逻辑运算是因为通过控制参数增加了逻辑运算功能，通过M=1封锁了进位输出。
学生答案：
T
标准答案：
T
第4题
74182CLA能实现四个小组（位片）之间的先行进位。
学生答案：
T
标准答案：
T
第5题
74181ALU是一个十六位的算术逻辑单元芯片。
学生答案：
F
标准答案：
F
第6题
两级先行进位的ALU是指片内和片间都实现了先行进位。
学生答案：
T
标准答案：
T
第7题
之所以可以实现先行进位是因为通过门电路可以把低位运算数据和进位直接传送到高位。
学生答案：
T
标准答案：
T
第8题
多功能算术逻辑单元既能够完成加减乘除等算术运算也能完成逻辑运算。
学生答案：
F
标准答案：
F
第9题
在ALU中增加函数发生器的目的仅仅是使其具有逻辑运算功能。
学生答案：
F
标准答案：
F
随堂测试6
判断题
第1题
流水线上每个过程花费的时间越接近效率就越高。
学生答案：
T
标准答案：
T
第2题
浮点加减法运算时，必须先对阶，采用的是大阶向小阶看齐。
学生答案：
F
标准答案：
F
第3题
阶码上溢，表示超过了阶码可能表示的最大值的正指数值，若数值为负则将该数认为-∞。
学生答案：
T
标准答案：
T
第4题
尾数上溢就表示运算结果溢出。
学生答案：
F
标准答案：
F
第5题
流水线的级数（过程段）越多加速比越大。
学生答案：
T
标准答案：
T
第6题
浮点乘除法运算也需要对阶。
学生答案：
F
标准答案：
F
第7题
当任务源源不断地输入流水线时，几乎每隔一个时钟周期就能输出一个任务。
学生答案：
T
标准答案：
T
第8题
当进行浮点加减法时，数的符号位不参加运算。
学生答案：
F
标准答案：
F
第9题
流水处理过程是在计算机上实现时间并行性的一种非常经济的方法。
学生答案：
T
标准答案：
T
第10题
阶码下溢，一般认为结果是0。
学生答案：
T
标准答案：
T
随堂测试7
判断题
第1题
SRAMA存储器不是信息易失性存储器。
学生答案：
F
标准答案：
F
第2题
主存是用来存放正在运行的程序和数据的。
学生答案：
T
标准答案：
T
第3题
读/写周期波形图给出了CPU发出这些信号的先后顺序和每个信号的持续时间。
学生答案：
T
标准答案：
T
第4题
高速缓存的内容是主存内容的一部分。
学生答案：
F
标准答案：
T
第5题
半导体存储器都是随机存储器。
学生答案：
F
标准答案：
T
第6题
芯片的地址线的位数决定了芯片的存储容量，数据线的位数表示每个单元有几位二进制数组成。
学生答案：
T
标准答案：
T
第7题
地址译码器的作用是根据地址信号唯一地确定一根选择线有效。
学生答案：
T
标准答案：
T
第8题
存储芯片大部分都采用单译码方式。
学生答案：
F
标准答案：
F
第9题
芯片引脚上的数据线是双向的，地址线也是双向的。
学生答案：
F
标准答案：
F
第10题
门G1和G2是互锁的，这样保证了读时不写，写时不读。
学生答案：
T
标准答案：
T
第11题
主存的容量与数据线的位数有关
学生答案：
F
标准答案：
F
第12题
在一个读/写周期中有效地址是可以发生变化的。
学生答案：
T
标准答案：
F
第13题
只有磁表面存储器才能作为外部存储器。
学生答案：
F
标准答案：
F
第14题
单位时间里存储器所存取的信息量，就是存储器带宽，用它来衡量存储器的速度。
学生答案：
T
标准答案：
T
第15题
存储器是由很多芯片构成的，通过片选信号来确定选中的芯片。
学生答案：
T
标准答案：
T
随堂测试8
单项选择题
第1题
一个芯片存储容量为2KB,若要组成一个16KB的存储器，则需要多少个芯片？
4
2
8 （答案）
16
第2题
一个芯片存储容量为2MB,该芯片需要多少位地址线？多少位数据线？
21,1
20,8
21,8 （答案）
24,1
第3题
一个芯片存储容量为2K2位,该芯片需要多少位地址线？多少位数据线？
13,2
11,2 （答案）
12,1
14,2
第4题
一个芯片存储容量为2K2位,若要组成一个8KB(字节）的存储器，则需要多少个芯片？
32
16 （答案）
8
4
第5题
一个芯片存储容量为32KB,若字长为16位，则该芯片有多少字？
4K
32K
16K （答案）
64K
第6题
一个芯片存储容量为64K字,若字长为16位，则该芯片有多少字节（B)？
16K
32K
64K
128K （答案）
判断题
第1题
所有的半导体存储器都需要刷新。
学生答案：
F
标准答案：
F
第2题
主存全部是由DRAM组成的。
学生答案：
F
标准答案：
F
第3题
DRAM存储器是破坏性读出，所以每次读数据后都需要刷新。
学生答案：
T
标准答案：
T
第4题
DRAM芯片与SRAM芯片不同点是增加了行地址锁存器、列地址锁存器和刷新计数器以及相应的控制电路。
学生答案：
T
标准答案：
T
第5题
用奇偶校验校验读写错误，同时有两位出错时，错误不能被发现。
学生答案：
T
标准答案：
T
第6题
DRAM存储器读/写是按存储单元进行，刷新也是按存储单元进行。
学生答案：
F
标准答案：
F
随堂测试9
判断题
第1题
EPROM是紫外线擦除的存储器，只能写一次。
学生答案：
F
标准答案：
F
第2题
所有的FLASH存储器，都可以随机读取数据。
学生答案：
F
标准答案：
F
第3题
NAND闪存可以用于存储在线执行的代码。
学生答案：
F
标准答案：
F
第4题
EEPROM只能写一次。
学生答案：
F
标准答案：
F
第5题
NOR闪存可以以单元为单位执行擦除操作。
学生答案：
F
标准答案：
F
第6题
目前，NAND闪存可以作为大容量的外存。
学生答案：
T
标准答案：
T
第7题
NOR闪存可以像SRAM那样随机读取任意地址的内容。
学生答案：
F
标准答案：
T
第8题
只有NOR闪存可以对单字节或者单字进行编程。
学生答案：
F
标准答案：
T
第9题
只有掩模ROM只能读，其它类型的ROM既能读也能写。
学生答案：
T
标准答案：
T
第10题
NAND闪存属于非随机访问的存储器。
学生答案：
T
标准答案：
T
随堂测试10
判断题
第1题
若交叉存储器的交叉存取度为m,存储周期为T，总线传送周期为τ，则连续读取m个字所需的时间为τ+（m-1)T.
学生答案：
F
标准答案：
F
第2题
所有的冲突都可以通过读写一个端口，使另一个端口忙来解决，读写完当前的端口，再读写另一个端口。
学生答案：
F
标准答案：
F
第3题
当两个端口的地址不相同时，在两个端口上进行读写操作，也可能会发生冲突。
学生答案：
F
标准答案：
F
第4题
采用交叉方式组织的存储器是时间并行存储器。
学生答案：
T
标准答案：
T
第5题
再生就是刷新。
学生答案：
T
标准答案：
T
第6题
双端口存储器属于空间并行的存储器。
学生答案：
T
标准答案：
T
第7题
若芯片的容量为256K4位，组成2MB(512K32位）的存储模块，需要8个芯片。
学生答案：
F
标准答案：
F
第8题
当两个端口同时存取存储器同一存储单元时，便发生了读写冲突。
学生答案：
F
标准答案：
T
第9题
若存储周期为T，总线传送周期为τ，则顺序方式连续读取m个字所需的时间为mτ.
学生答案：
F
标准答案：
F
第10题
交叉方式：连续地址分布在相邻的不同模块内，而同一模块内的地址都是不连续的。
学生答案：
T
标准答案：
T
随堂测试11
单项选择题
第1题
已知cache的存取周期为40ns,主存的存取周期我200ns，主存慢于cache的倍率是多少？
160
0.2
5 （答案）
第2题
CPU执行一段程序时，若主存的访问次数是200次，高速缓存的访问次数是1800，则命中率是多少？
0.9 （答案）
0.11
9
0.09
判断题
第1题
cache的写策略就是CPU如何快速地更改cache中的内容。
学生答案：
T
标准答案：
F
第2题
直接映射方式适用于大容量cache。
学生答案：
T
标准答案：
T
第3题
cache/主存系统的平均访问时间ta越接近cache访问时间tc越不好。
学生答案：
F
标准答案：
F
第4题
cache的原理是基于程序的时间局部性和空间局部性特征。
学生答案：
T
标准答案：
T
第5题
近期最少使用（LRU）算法与其它算法相比，会使cache有较高的命中率。
学生答案：
T
标准答案：
T
第6题
若标记有n位，则说明主存是cache的2的n次方倍。
学生答案：
T
标准答案：
T
第7题
缺失损失就是CPU需要的程序和数据在cache中不存在（缺失），所以需要花费更多的时间（损失）到主存去取。
学生答案：
T
标准答案：
T
第8题
三种映射方式的内存地址格式都由三部分组成。
学生答案：
F
标准答案：
F
第9题
奔腾4cache采用的是组相联的映射方式。
学生答案：
T
标准答案：
T
随堂测试12
判断题
第1题
一条机器指令必须有地址码。
学生答案：
F
标准答案：
F
第2题
在每一种指令系统中，操作码的位数都是固定长度的。
学生答案：
F
标准答案：
F
第3题
机器语言就是计算机能够直接识别和执行的语言。
学生答案：
T
标准答案：
T
第4题
双字长二地址指令用于访问存储器。
学生答案：
T
标准答案：
T
第5题
Pentium系列计算机的指令系统属于精简指令系统（RISC)
学生答案：
F
标准答案：
F
第6题
指令就是要求计算机执行某种操作的命令
学生答案：
T
标准答案：
T
第7题
指令助记符就是用英文单词的缩写表示机器指令的操作码。
学生答案：
T
标准答案：
T
第8题
完善的指令系统需要具备：完备性、有效性、规整性和兼容性。
学生答案：
T
标准答案：
T
第9题
操作数的类型只有数值数据、字符数据和逻辑数据三种。
学生答案：
F
标准答案：
F
第10题
指令字的长度最好是一个字长。
学生答案：
T
标准答案：
T
随堂测试13
判断题
第1题
几乎所有的计算机，在内存中都采用地址指定方式读/写操作数或指令。
学生答案：
T
标准答案：
T
第2题
只有嵌入式处理机才有汇编语言。
学生答案：
F
标准答案：
F
第3题
相对寻址、基址寻址和变址寻址都属于偏移寻址。
学生答案：
T
标准答案：
T
第4题
精简指令系统的特点之一是寻址方式种类少。
学生答案：
T
标准答案：
T
第5题
寄存器寻址方式指的是寄存器中存放的是操作数的地址。
学生答案：
F
标准答案：
F
第6题
立即寻址指的是指令中给出了操作数的地址。
学生答案：
F
标准答案：
F
第7题
在直接寻址方式中，指令中地址码字段给出的形式地址A就是操作数的有效地址，即EA＝A。
学生答案：
T
标准答案：
T
第8题
控制类指令就是控制程序执行顺序的指令。
学生答案：
T
标准答案：
T
第9题
间接寻址方式与寄存器间接寻址方式完全相同。
学生答案：
F
标准答案：
F
第10题
隐含寻址指的是指令中不给出寻址方式。
学生答案：
F
标准答案：
F
随堂测试14
判断题
第1题
一个指令周期就是一个CPU周期。
学生答案：
F
标准答案：
F
第2题
只有访存指令需要3个CPU周期。
学生答案：
F
标准答案：
T
第3题
目前，CPU仅有运算器和控制器两部分组成的。
学生答案：
F
标准答案：
F
第4题
指令控制就是控制着程序的执行顺序。
学生答案：
T
标准答案：
T
第5题
指令译码器仅对操作码部分进行分析。
学生答案：
T
标准答案：
T
第6题
状态字寄存器也可以用来保存操作数。
学生答案：
F
标准答案：
F
第7题
大多数情况下，一个指令周期就是一个机器周期。
学生答案：
F
标准答案：
F
第8题
操作控制器和时序产生器是控制器的核心部件。
学生答案：
T
标准答案：
T
第9题
一个CPU周期由4个时钟周期组成。
学生答案：
T
标准答案：
T
第10题
CPU内部的数据通路影响着指令的执行流程。
学生答案：
T
标准答案：
T
第11题
所有指令取指周期的CPU动作是完全相同的。
学生答案：
T
标准答案：
T
第12题
方框图语言用于归纳指令，便于进行计算机设计。
学生答案：
T
标准答案：
T
第13题
指令寄存器具有译码的功能。
学生答案：
T
标准答案：
F
第14题
程序计数器PC中总是保存着正在执行的指令的地址。
学生答案：
F
标准答案：
F
第15题
指令周期就是执行一条指令花费的时间。
学生答案：
F
标准答案：
F
随堂测试15
判断题
第1题
一条机器指令的功能是用许多条微指令组成的序列来实现的。
学生答案：
T
标准答案：
T
第2题
时序信号产生器仅仅产生时钟脉冲信号。
学生答案：
F
标准答案：
F
第3题
机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定，是属于控制方式中的联合控制方式。
学生答案：
T
标准答案：
T
第4题
启停控制逻辑是保证CPU工作时，才产生T1、T2、T3、T4和读写信号。
学生答案：
F
标准答案：
T
第5题
计算机中的执行部件包括运算器、存储器和外围设备。
学生答案：
T
标准答案：
T
第6题
环形脉冲发生器的作用是产生一组有序的间隔相等或不等的脉冲序列。
学生答案：
T
标准答案：
T
第7题
控制器控制方式中的同步控制方式是指全部采用完全统一的机器周期执行各种不同的指令。
学生答案：
T
标准答案：
F
第8题
硬布线控制器中，时序信号采用二级体制。
学生答案：
F
标准答案：
F
第9题
操作控制器OC发出的各种控制信号都是时间因素（时序信号）和空间因素（部件位置）的函数。
学生答案：
T
标准答案：
T
第10题
微指令格式的控制字段是微命令的编码。
学生答案：
T
标准答案：
T
随堂测试16
判断题
第1题
一条机器指令的功能是用许多条微指令组成的序列来实现的。
学生答案：
T
标准答案：
T
第2题
计算机中的执行部件包括运算器、存储器和外围设备。
学生答案：
T
标准答案：
T
第3题
控制存储器的容量取决于微程序的数量。
学生答案：
T
标准答案：
T
第4题
控制存储器的字长与CPU的字长一致。
学生答案：
F
标准答案：
F
第5题
微指令格式中的直接地址（下地址字段）的位数是由微程序的容量决定的。
学生答案：
F
标准答案：
F
第6题
控制存储器的地址称为微地址，因为它是微指令的地址。
学生答案：
T
标准答案：
T
第7题
微指令格式的控制字段是微命令的编码。
学生答案：
T
标准答案：
T
第8题
一个微程序中的微指令序列在控制存储器中一定是挨着存放的。
学生答案：
F
标准答案：
F
第9题
微指令周期的时间（时长）不等于CPU周期时间（时长）。
学生答案：
T
标准答案：
F
第10题
水平型微指令并行操作能力强，效率高，灵活性强。
学生答案：
T
标准答案：
T
第11题
所有的微命令都是由操作控制器OC发出的。
学生答案：
T
标准答案：
T
第12题
采用多路转移方式形成微地址的优点是减少控制存储器的容量。
学生答案：
T
标准答案：
T
随堂测试17
判断题
第1题
资源相关是指多条指令进入流水线后在同一CPU周期内争用同一个功能部件。
学生答案：
T
标准答案：
T
第2题
如果发生了数据相关冲突，只能延后后面指令的执行，没有其它办法解决这个问题。
学生答案：
F
标准答案：
F
第3题
在硬连线控制器中，时序产生器除了产生节拍脉冲信号外，还应当产生节拍电位信号。
学生答案：
T
标准答案：
T
第4题
流水CPU包括指令部件、指令队列和执行部件这三个功能部件，每个功能部件本身又构成一个流水线。
学生答案：
T
标准答案：
T
第5题
硬连线控制器的时序产生器既要产生节拍脉冲也要产生节拍电位。
学生答案：
T
标准答案：
T
第6题
控制器若采用同步控制方式，短指令和长指令花费的机器周期数必须一样多，没有办法改变。
学生答案：
F
标准答案：
F
第7题
硬连线控制器的控制信号是用门电路、触发器等许多器件采用布尔代数方法来设计实现的。
学生答案：
T
标准答案：
T
第8题
流水CPU一定是采用精简指令系统。
学生答案：
F
标准答案：
F
第9题
Pentium被看成为一个RISC结构的处理器。
学生答案：
F
标准答案：
F
第10题
流水技术就是典型的空间并行。
学生答案：
F
标准答案：
F
随堂测试18
判断题
第1题
RISC的目标是使处理器的机构简单，更合理，具有更高的性能和执行效率，并降低CPU的开发成本。
学生答案：
T
标准答案：
T
第2题
RISC CPU一定是流水CPU。
学生答案：
T
标准答案：
T
第3题
88110采用按序发射、按序完成的指令动态调度策略。
学生答案：
T
标准答案：
T
第4题
88110执行指令时是从FIFO指令执行队列取指令。
学生答案：
F
标准答案：
F
第5题
平均而言，RISC中所有指令的执行时间为一个机器周期。
学生答案：
F
标准答案：
F
第6题
RISC技术的复杂性在它的编译程序，因此软件系统的开发时间比CISC机器长。
学生答案：
T
标准答案：
T
第7题
CISC指令长度是等长的。
学生答案：
F
标准答案：
F
第8题
88110使用记分牌方法是为了实现按序完成。
学生答案：
F
标准答案：
F
随堂测试19
单项选择题
第1题
某总线在一个总线周期中并行传送4个字节数据。假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ,则总线带宽为（ ）
66MB/S
528MB/S
132MB/S （答案）
264MB/S
第2题
假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（ ）
40MB/s
80MB/s
20MB/s （答案）
10MB/s
第3题
在集中式总线仲裁中, （ ）方式响应时间最快。
计数器定时查询
独立请求 （答案）
链式查询
第4题
在系统总线的数据线上，不可能传输的是（ ）
指令
中断类型号
握手（应答）信号 （答案）
操作数
第5题
下列选项中的英文缩写均为总线标准的是（ ）
ISA、SCSI、RAM、MIPS
ISA、EISA、PCI、PCI-Express （答案）
ISA、CPI、VESA、EISA
PCI、CRT、USB、EISA
判断题
第1题
多总线结构是指系统中的总线有很多功能。
学生答案：
F
标准答案：
F
第2题
系统总线的标准化使不同厂家生产的相同的功能部件可以互换使用。
学生答案：
T
标准答案：
T
第3题
若总线上只有CPU是主控模块，则不需要仲裁总线。
学生答案：
F
标准答案：
T
第4题
CPU传送地址和数据就是采用的分时传送方式。
学生答案：
T
标准答案：
T
第5题
总线接口就是I/O接口。
学生答案：
T
标准答案：
T
第6题
在早期总线结构中，CPU是总线上唯一的主控者，而在当代总线结构中，可以有多个主控模块。
学生答案：
T
标准答案：
T
第7题
I/O接口只能够起到数据缓冲的作用。
学生答案：
F
标准答案：
F
第8题
总线的功能特性定义每一根线上信号的传递方向及有效电平范围。
学生答案：
F
标准答案：
F
第9题
总线带宽指的是CPU与主存之间数据总线的位数。
学生答案：
F
标准答案：
F
第10题
主板上的总线就是内部总线。
学生答案：
F
标准答案：
F
随堂测试20
判断题
第1题
分布式仲裁不需要中央仲裁器，而是多个仲裁器竞争使用总线。
学生答案：
T
标准答案：
T
第2题
总线的信息传送过程是请求总线、寻址、总线仲裁、信息传送、状态返回。
学生答案：
F
标准答案：
F
第3题
分布式仲裁是设备竞争号的小的设备得到总线控制权。
学生答案：
F
标准答案：
F
第4题
集中式仲裁的三种方式的优先级都是固定的。
学生答案：
F
标准答案：
F
第5题
PCI总线采用同步定时协议和集中式仲裁策略。
学生答案：
T
标准答案：
T
第6题
PCI总线是一个高带宽且与处理器有关的标准总线。
学生答案：
T
标准答案：
F
第7题
链式查询方式的优点是响应时间快。
学生答案：
F
标准答案：
F
第8题
同步定时适用于总线长度较短，各功能模块存取时间比较接近的情况。
学生答案：
T
标准答案：
T
第9题
总线上可以连接多个主设备，传输信息时只有一个主设备作为主方。
学生答案：
T
标准答案：
T
第10题
异步定时适用于长距离传输，不同速度的功能模块连接在同一总线上。
学生答案：
T
标准答案：
T
随堂测试21
单项选择题
第1题
四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。
片内行波进位，片间先行进位
片内先行进位，片间先行进位
行波进位
片内先行进位，片间行波进位 （答案）
第2题
程序控制类指令的功能是______。
进行主存与CPU之间的数据传送
进行CPU和I / O设备之间的数据传送
进行算术运算和逻辑运算
改变程序执行顺序 （答案）
第3题
某DRAM芯片，其存储容量为4M8bit，该芯片的地址线为______位。
25
11 （答案）
22
14
第4题
CPU中跟踪指令后继地址的寄存器是
地址寄存器
程序计数器 （答案）
变址寄存器
指令寄存器
第5题
在定点运算器中 ，无论采用双符号位还是单符号位，必须有_______，它一般用_______来实现。
移位电路，与或非门
溢出判断电路，异或门 （答案）
编码电路，或非门
译码电路，与非门
第6题
移码9EH的真值(按移码定义计算，用十六进制数表示）是多少？
-1F
1F
1E （答案）
-1E
第7题
补码95H的真值(用十六进制数表示）是多少？
-6C
-6B （答案）
EB
-6A
第8题
某计算机字长32位，其存储容量为32MB，若按字编址，它的寻址范围是_______.
8M （答案）
16M
4M
2M
第9题
某计算机的存储系统由cache和主存构成。程序执行过程中访存1000次，其中访问cache缺失（未命中）60次，则cache的命中率是______。
0.94 （答案）
0.6
0.06
1
第10题
间接寻址方式中，操作数处于（ ）。
主存单元 （答案）
程序计数器
Cache
通用寄存器
第11题
根据操作数所处的物理位置，寻址方式中执行速度最快的指令是_______型。
SS
立即数 （答案）
RR
RS
第12题
双端口存储器在______情况下会发生读 / 写冲突。
左端口与右端口的数据码相同
左端口与右端口的数据码不同
左端口与右端口的地址码相同 （答案）
左端口与右端口的地址码不同
随堂测试22
判断题
第1题
采用定长数据块格式时，一般情况下磁盘地址由台号、柱面、盘面和扇区号四部分组成。
学生答案：
T
标准答案：
T
第2题
设备控制器就是I/O接口。
学生答案：
F
标准答案：
F
第3题
磁表面存储器写信息的原理是通过电-磁转换，利用磁头写线圈中的脉冲电流，可把一位二进制代码转换成载磁体存储元的不同剩磁状态，一个状态代表0，另一个代表1。
学生答案：
T
标准答案：
T
第4题
每一个扇区的长度是不一样的，但是记录的信息是一样多的。
学生答案：
T
标准答案：
T
第5题
外存只能使用磁表面存储器和光盘。
学生答案：
F
标准答案：
F
第6题
PC机使用的硬盘都是固定磁头、固定盘片的磁盘机。
学生答案：
F
标准答案：
F
第7题
外围设备的功能仅仅是在计算机与用户之间提供联系。
学生答案：
F
标准答案：
F
第8题
磁表面存储器一般由存储介质、驱动装置和控制电路三个基本部分组成。
学生答案：
T
标准答案：
T
第9题
磁盘的平均存取时间是由找道时间、等待时间和数据传送时间三个时间决定的。
学生答案：
T
标准答案：
T
第10题
磁盘存储容量=每个扇区的字节数每个磁道的扇区数*每个记录面的磁道数
学生答案：
F
标准答案：
F
随堂测试23
判断题
第1题
磁盘cache的管理工作较复杂，完全由软件完成。
学生答案：
F
标准答案：
F
第2题
刷新存储器的容量与显示存储器的容量一样大。
学生答案：
F
标准答案：
F
第3题
MO盘和纯磁盘的基本区别是：磁光盘的磁表面需要高温来改变磁极。
学生答案：
T
标准答案：
T
第4题
RAID的设计理念是用多个小容量的磁盘代替一个大容量的磁盘，并用分布数据的方法能够同时从多个磁盘中存取数据，因而改善了I/O性能，增加了存储容量。
学生答案：
T
标准答案：
T
第5题
所有的光盘都是只能读不能写。
学生答案：
F
标准答案：
F
第6题
磁盘cache是为了弥补慢速磁盘和主存之间速度上的差异。
学生答案：
T
标准答案：
T
第7题
磁盘cache利用了被访问数据的空间局部性和时间局部性原理。
学生答案：
T
标准答案：
T
第8题
WORM光盘可以反复读写数据。
学生答案：
F
标准答案：
F
第9题
磁带通常用来作为海量存储设备的数据备份。
学生答案：
T
标准答案：
T
第10题
CD-ROM几种模式的存储容量都是相同的。
学生答案：
F
标准答案：
F
随堂测试24
判断题
第1题
每个像素点有24位颜色深度，表示能够显示24种颜色。
学生答案：
F
标准答案：
F
第2题
刷新存储器的容量与显示存储器的容量一样大。
学生答案：
F
标准答案：
F
第3题
刷新存储器的地址与屏幕上的地址一一对应，屏幕有多少个像素，刷存就有多少个单元。
学生答案：
T
标准答案：
T
第4题
显存的容量越大显示速度越快。
学生答案：
F
标准答案：
T
第5题
刷存的带宽仅仅与刷存的容量有关。
学生答案：
F
标准答案：
F
第6题
刷新存储器的容量是一帧图像信息的信息量。
学生答案：
T
标准答案：
T
第7题
可以通过汉字输入码，直接检索到汉字字形码。
学生答案：
F
标准答案：
F
第8题
刷新存储器的容量仅与显示器的分辨率有关。
学生答案：
F
标准答案：
F
第9题
显示器所能显示的像素个数。像素越密，分辨率越高，图象越清晰。
学生答案：
T
标准答案：
T
第10题
分辨率为1024×1024,64K级颜色深度的图像，刷新存储容量M为2MB。
学生答案：
T
标准答案：
T
第11题
灰度级仅指黑白显示器中所显示的像素点的亮暗差别。
学生答案：
F
标准答案：
F
随堂测试25
判断题
第1题
程序查询方式和程序中断方式适用于数据传输率比较低的外围设备。
学生答案：
T
标准答案：
T
第2题
DMA方式适用于内存和高速外围设备之间大批量数据交换的场合。
学生答案：
T
标准答案：
T
第3题
命令口是用于接收来自CPU等主控设备控制命令的寄存器
学生答案：
T
标准答案：
T
第4题
机械开关这样的外设适用于通过查询方式进行信息交换。
学生答案：
F
标准答案：
F
第5题
高速的外部设备一般都采用同步传送方式。
学生答案：
T
标准答案：
T
第6题
在一个系统中，外围设备的编址既可以采用统一编址也可以采用单独编址。
学生答案：
F
标准答案：
F
第7题
程序查询方式占用大量的CPU的时间。
学生答案：
T
标准答案：
T
第8题
I/O独立编址方式，是I/O设备地址也作为内存地址的一部分。
学生答案：
F
标准答案：
T
第9题
在程序查询方式接口中，必须有设备状态标志寄存器或者触发器。
学生答案：
T
标准答案：
T
第10题
若设备采用统一编址，则不需要专门的输入/输出指令。
学生答案：
T
标准答案：
T
随堂测试26
第1题
在一个系统中，外围设备的编址既可以采用统一编址也可以采用单独编址。
学生答案：
F
第2题
机械开关这样的外设适用于通过查询方式进行信息交换。
学生答案：
T
第3题
程序查询方式和程序中断方式适用于数据传输率比较低的外围设备。
学生答案：
T
第4题
I/O独立编址方式，是I/O设备地址也作为内存地址的一部分。
学生答案：
T
第5题
在程序查询方式接口中，必须有设备状态标志寄存器或者触发器。
学生答案：
T
第6题
DMA方式适用于内存和高速外围设备之间大批量数据交换的场合。
学生答案：
T
第7题
若设备采用统一编址，则不需要专门的输入/输出指令。
学生答案：
T
第8题
高速的外部设备一般都采用同步传送方式。
学生答案：
F
第9题
命令口是用于接收来自CPU等主控设备控制命令的寄存器
学生答案：
T
第10题
程序查询方式占用大量的CPU的时间。
学生答案：
T
随堂测试27
第1题
CPU处理中断的过程是1、响应中断2、识别中断源3、形成中断向量4、转去执行中断服务程序、5、返回断点
学生答案：
T
第2题
在多级中断中，每一级只能有一个中断源。
学生答案：
F
第3题
对于单级中断，只有在CPU把中断服务程序执行完毕后，才可以开中断。
学生答案：
T
第4题
在一个多级中断系统中，有9个中断源组成3级中断，所以该系统应该有9个中断请求触发器和9个中断屏蔽触发器。
学生答案：
F
第5题
对于单级中断，也可能形成中断嵌套。
学生答案：
F
第6题
透明DMA方式通过采用交替访内的方法使DMA传送和CPU同时发挥最高效率。
学生答案：
T
第7题
在图8.9中，若CPU执行设备F的中断服务程序，IM2、IM1、IM0的状态应该为001
学生答案：
F
第8题
不管外设什么时候提出的中断，CPU必须执行完当前的指令才能转去处理中断。
学生答案：
T
第9题
CPU现场指的是程序计数器PC中的内容和当前指令执行结束后CPU的状态。
学生答案：
T
第10题
周期挪用方式之所以被广泛使用是因为较好地发挥了内存和CPU的效率。
学生答案：
T
随堂测试28
判断题
第1题
成组连续传送方式适用于数据传输率很高的设备，优点是控制简单。
学生答案：
T
第2题
DMA是一种完全由硬件执行I/O交换的工作方式。
学生答案：
T
第3题
选择型DMA控制器可以同时连接多个外部设备，而且多个外设可以同时与内存交换数据。
学生答案：
F
第4题
多路型DMA控制器适用于同时为多个慢速的外围设备服务。
学生答案：
T
第5题
DMA的主要优点是速度快。
学生答案：
T
第6题
DMA是一种由硬件和软件一起执行I/O交换的工作方式。
学生答案：
F
第7题
周期挪用方式之所以被广泛使用是因为较好地发挥了内存和CPU的效率。
学生答案：
T
第8题
透明DMA方式通过采用交替访内的方法使DMA传送和CPU同时发挥最高效率。
学生答案：
T
第9题
DMA和CPU能同时访存。
学生答案：
F
第10题
选择型DMA控制器在某一时间段内可以同时为多个设备服务。
学生答案：
F
第11题
DMA能够直接执行指令。
学生答案：
F
第12题
通道是一个特殊功能的处理器，它有自己的指令和程序专门负责数据输入输出的传输控制。
学生答案：
T
